Comment effectuer correctement les tests ESD au niveau du système

Aujourd'hui, les connexions par câble USB haut débit sont omniprésentes, avec des débits de données allant jusqu'à 10 Gb/s comme dans les appareils USB3 Superspeed+, voire plus. Étant donné que les utilisateurs finaux connectent des câbles USB chez eux, ce qui représente des environnements dangereux du point de vue électrostatique, les fournisseurs de systèmes exigent des niveaux élevés de robustesse ESD au niveau du système, généralement une décharge de contact de 15 kV selon la norme CEI 61000-4-2 [1].

Il n'est pas anodin d'interpréter correctement les résultats des tests au niveau du système sur les cartes à grande vitesse. Les fabricants de cartes (OEM) évaluent la robustesse ESD de leur système au moyen de tests au pistolet, pas toujours conformes à la norme CEI. En particulier, les terminaux exposés sont souvent zappés directement. Cette procédure est similaire au Human Metal Model (HMM) [2]. Une récente étude circulaire à l'échelle de l'industrie [3,4] a cependant montré une très grande variance dans les tests HMM allant jusqu'à 5 kV. Une cause majeure de l'irreproductibilité sont les artefacts d'armes à feu, qui seront discutés ci-dessous.

Il sera montré que le test HMM 50 Ω fournit plutôt un test beaucoup plus reproductible, qui, de plus, est très bien corrélé avec les simulations SEED [5] du système. Même dans ce cas, les défaillances précoces du premier pic peuvent entraîner des résultats de test nettement inférieurs aux attentes, car les inductances du système déterminent la répartition du courant entre la protection et le SoC lors du premier pic à des niveaux de courant faibles. La cause principale est décrite en détail ci-dessous et des solutions de protection efficaces seront proposées.

À quoi puis-je m'attendre lorsque je tire un pistolet ESD sur une carte d'interface USB3 ?

Un NoiseKen ESS-2000AX avec un pistolet TC815R est utilisé pour délivrer une décharge de contact dans une entrée RX du connecteur USB sur la carte (Figure 1). La carte est insérée dans un slot PCI d'un PC. La tension du pistolet commence à 200 V et est augmentée par paliers de 100 V jusqu'à ce que la carte tombe en panne, ce qui est détecté en insérant une prise de bouclage Passmark PMUSB3 dans le port USB qui surveille le débit de données. Si le transfert de données USB3 à 5 Gb/s échoue, la carte repasse en transfert de données USB2 à 480 Mb/s, via des broches séparées.

Il a été constaté que sans protection intégrée, la carte tombe en panne à 600 V, ce qui est la robustesse inhérente aux décharges électrostatiques du circuit intégré USB3. Avec protection, le niveau de défaillance varie d'environ 1 kV à 5 kV, ce qui est à la fois étonnamment bas et également hautement non reproductible.

Comment puis-je vérifier si le pistolet est conforme aux spécifications ?

Vérifiez toujours d'abord l'étalonnage de la forme d'onde du pistolet en tirant dans une cible d'étalonnage Pellegrini de 2 Ω montée dans un plan de masse suffisamment grand. La figure 2 montre un exemple de trois formes d'onde de courant à 1 kV, enregistrées à l'aide d'une sonde Fischer-F65 connectée à un oscilloscope Tektronix DPO7254 2,5 GHz. La reproductibilité des décharges dans la cible 2 Ω Pellegrini s'avère très bonne et la forme d'onde du courant est conforme : pour une décharge de 1 kV, la norme [1] stipule une 1ère amplitude crête de 3,75 A avec un écart maximum de 15 % et une 2ème amplitude crête de 2 A avec un écart maximum de 30 %.

Ensuite, conformément à la recommandation des meilleures pratiques HMM [2], la forme d'onde du pistolet dans l'USB3 RX dans un PC est vérifiée (Figure 3). Le châssis du PC définit le sol dans ce cas.

Le pistolet est tiré dans un adaptateur SMA connecté à l'entrée RX d'une carte USB3, installée ici dans un slot PCI d'une carte mère Gigabyte X99SLI. Le pistolet était réglé sur des décharges répétées (une par seconde). Il était tenu à la main tandis que sa pointe était soutenue par le connecteur SMA. Ainsi, aucune modification intentionnelle de la configuration ne s'est produite entre les décharges. Néanmoins, la forme d'onde du courant est beaucoup moins reproductible dans cette configuration. La figure 4 montre que le 2ème pic reste stable et sur la cible (2 A) mais l'amplitude du premier pic varie maintenant entre 65% et 125% de la cible 3,75 A à 1 kV, ce qui est clairement hors spécifications (± 15% [1 , 2]), par opposition aux formes d'onde de courant dans la cible Pellegrini (cf. Figure 2).

L'amplitude du 1er pic est déterminée par le couplage capacitif de la masse du canon à la masse mondiale, qui est évidemment influencé par le plan de masse autour de l'EST. L'impact du plan de masse peut être étudié en utilisant une cible Pellegrini avec et sans grand plan de masse. Sans plan de masse, le premier pic diminue de 40 %, ce qui peut expliquer la plus faible amplitude de la figure 4. On ne sait pas exactement ce qui cause les modifications involontaires du couplage capacitif lors de zapping répétitifs.

Le pistolet peut-il se décharger même si je n'ai pas appuyé sur la gâchette ?

Au cours des tests de pistolet, il a été observé que parfois le PC se réinitialisait lorsque son châssis était touché par le pistolet, bien que la gâchette n'ait pas été enfoncée. Parce qu'on soupçonnait qu'une certaine charge restait sur le pistolet, un compteur Warmbier EFM51 E-Field a été utilisé pour mesurer la tension E-field à 2 cm de la pointe du pistolet. Il a été constaté qu'après que le pistolet ait tiré sur la cible prévue, sa pointe se recharge à nouveau, généralement à environ 10% de sa tension prédéfinie en 30 s. Le même effet a été observé sur un autre pistolet, un Schloeder SESD 30000.

Le chargement involontaire des armes à feu rappelle le problème d'impulsion traînante dans les testeurs HBM qui a été découvert il y a environ 10 ans [6,7]. Le courant de fuite en lui-même est très faible, de l'ordre de quelques µA, mais s'il heurte une protection à très faible fuite, la tension aux bornes de la protection montera jusqu'à sa tension de blocage. Cet effet peut être observé à l'aide d'un oscilloscope Tektronix TDS754 500 MHz à haute résistance (10 MΩ) connecté à une protection avec une tension de blocage de 6 V et un courant de fuite bien inférieur à 1 nA. La figure 5 montre l'impulsion de fuite pour un pistolet Schloeder après une décharge de 1 kV. L'impulsion CEI est indiquée. Sa forme d'onde ne peut pas être résolue à cette échelle de temps. Le courant de fuite peut être estimé à 1 kV / 50 M Ω donnant Ileak » 20µA.

Ce courant est trop faible pour endommager directement une entrée RX, mais si l'entrée est à haute résistance, elle subira 6 V sur son entrée pendant 10 ms, ce qui peut facilement endommager les oxydes de grille sensibles. Cependant, un RX USB3 a une terminaison de 50 Ω, ce qui court-circuiterait toute impulsion de fin de courant faible. Néanmoins, dans une terminaison commutée, la possibilité demeure qu'une perturbation due à une décharge précédente puisse mettre l'application USB dans un état de haute impédance.

Que se passe-t-il si je n'atteins pas la cible lorsque j'appuie sur la gâchette ?

Lorsque le pistolet est déclenché sans que la pointe ne touche une cible, la pointe se charge jusqu'à la tension prédéfinie. Cela signifie qu'un condensateur d'environ 40 pF entre la pointe et la masse interne du pistolet [8] se charge (Figure 6). Si la pointe chargée touche ensuite une cible, le condensateur de 40 pF se décharge via le DUT et le Cg (Figure 7).

La forme d'onde est similaire à un premier pic typique, mais comme la résistance de 330 Ω n'est plus dans le chemin du courant, le courant n'est limité que par l'impédance d'onde de Ltip et la résistance du DUT Rd, ce qui signifie que des courants de crête très élevés sont possibles. . La figure 7 illustre cet effet. Par rapport à une décharge contrôlée dans la cible Pellegrini, une telle décharge parasite ne présente pas de 2e pic, puisque le condensateur du canon de 150 pF n'est pas déchargé, mais l'amplitude du 1er pic peut être bien supérieure à l'amplitude nominale. Des premières valeurs de courant de crête allant jusqu'à 2,5 fois le courant nominal ont été observées.

Le système peut-il être endommagé par le rayonnement couplé électromagnétique des armes à feu ?

Même si les causes d'erreur mentionnées ci-dessus sont exclues, il peut rester difficile d'obtenir des résultats de test de pistolet reproductibles. L'explication la plus probable de la variation restante est le couplage électromagnétique de la pointe du pistolet aux traces et aux broches d'E/S sur la carte qui ne sont pas protégées par la protection embarquée, comme décrit précédemment par le groupe de travail HMM [2,3]. En effet, l'utilisation d'une sonde à boucle de 10 mm de diamètre a montré des tensions jusqu'à 5 V autour du SoC USB3 lorsque le pistolet a été tiré dans le RX de l'autre côté de la carte, à 10 cm de distance. L'étude systématique du couplage EM est complexe [9,10] et hors de portée de cet article, mais ces exemples illustrent une fois de plus la volatilité des tests de pistolet sur les PCB dans un autre système.

Quelle est la reproductibilité d'un test de pistolet sur des cartes d'interface à grande vitesse ?

Nous avons constaté que dans une configuration typique utilisée par les équipementiers pour les tests de système, le deuxième pic est relativement stable et toujours conforme aux spécifications, mais l'amplitude du courant du premier pic peut varier de 50 % à 250 % ou plus de la valeur nominale selon le Modèle HMM. De plus, des décharges parasites difficiles à empêcher peuvent même produire des courants ou des tensions supérieures à celles autorisées par la spécification CEI 61000-4-2.

Existe-t-il un meilleur moyen d'effectuer des tests au niveau du système sur des cartes d'interface à grande vitesse ?

Un système HMM 50 Ω offre généralement une bien meilleure reproductibilité. Nous le montrerons en utilisant un système HPPI 3010C TLP, qui est également capable de générer des formes d'onde HMM en 50 Ω.

Tout d'abord, nous avons déterminé la signature de défaillance d'un circuit intégré USB non protégé en effectuant un test HMM de la carte sans protection. Une courbe HMM IV typique pour le CI en lui-même est illustrée à la figure 8.

La mesure HMM a été interrompue tous les 100 mA pour des tests fonctionnels. Cela a été fait en insérant la carte dans un slot PCI du PC et en effectuant un test de la connexion USB3 à l'aide de la prise de bouclage USB Passmark.

Il a été constaté qu'une défaillance fonctionnelle se produit à un deuxième courant de crête de 1,8 A (Figure 8 – encadré). Le premier courant de crête à ce réglage est de 2,4 A et la première tension de crête est de 23 V. La défaillance de la protection IC interne, indiquée par une fuite accrue, ne se produit pas avant 4,7 A du deuxième courant de crête.

D'autres mesures montrent que les impulsions de polarité négative sont moins critiques. La panne ne se produit qu'à partir d'un premier courant de crête de -5,4 A. Nous nous concentrerons donc sur le pic positif dans la suite de cet article.

La défaillance du système se produit-elle lors du premier ou du deuxième pic ?

Afin de séparer l'effet du premier et du deuxième pic, les tests TLP et vf-TLP ont été effectués séparément sur des planches neuves sans protection. La figure 9 montre les formes d'onde de courant et de tension de la mesure vf-TLP 1 ns / 600 ps après une défaillance fonctionnelle. Le courant de défaut est de 2,5 A et la tension de défaut est de 21 V, ce qui concorde très bien avec les résultats du HMM.

Ces résultats indiquent clairement que des défaillances fonctionnelles surviennent lorsque le premier pic atteint environ 2,5 A. La figure 8 (en médaillon) montre qu'à un premier courant de pic de 2,5 A, le courant dans le deuxième pic n'est que de 1,8 A, soit très inférieur à It2 = 4,1 A. De plus, comme mentionné ci-dessus, la défaillance fonctionnelle à 2,5 A du premier courant de crête correspond à la signature de défaillance observée dans les tests HMM.

Notez qu'un courant de défaillance de 2,5 A peut sembler faible, mais il est typique des SoC de communication à haut débit. La première forme d'onde de courant de crête est comparable à une charge CDM, mais avec un temps de montée un peu plus lent. Une publication récente du JEDEC [11] répertorie les courants de crête CDM attendus pour les appareils 10-20 Gb/s, car une amplitude de 2-3 AA 2,5 A se traduit par une tension de défaillance CDM équivalente d'environ 150 V, en tenant compte de la capacité du boîtier [12] .

Le fait que le premier pic provoque une défaillance fonctionnelle sans provoquer d'augmentation de fuite notable suggère que le mode de défaillance est probablement une défaillance de l'oxyde de grille.

Mais la tension de défaillance est bien supérieure à la tension de défaillance de l'oxyde de grille… ?

La tension de grille interne et la tension mesurée en externe ne sont pas identiques. Quelle est la tension interne sur le silicium du SoC lorsqu'une tension externe Vt2 = 21V est observée ?

Le SoC est câblé. À partir de la longueur des fils de liaison, l'inductance SoC est estimée à environ 3,5 nH. La tension correspondante pendant la pente montante du premier pic est d'environ V = L.di/dt ≈ 14,5 V pour dt ≈ 0,6 ns. Cela donne une tension de défaillance interne du SoC d'environ Vf = 21-14,5 V = 6,5 V.

L'OEM a confirmé que le SoC est fabriqué dans une technologie CMOS 65 nm avec une épaisseur d'oxyde de grille de 1,9 nm. La tension de claquage de l'oxyde de grille NMOS pour un tel oxyde de grille à une durée d'impulsion de 1 ns est d'environ BVox = 6,4 V [13]. Cela confirme l'hypothèse selon laquelle une défaillance fonctionnelle se produit, car BVox ≈ 6,4 V est dépassé à 2,5 A du premier courant de crête.

A un premier courant de crête de 2,5 A, le courant dans le deuxième pic est de 1,8 A et la tension de 3,8 V, dont 0,5 V est dû au dépassement inductif, qui est plus faible en raison du temps de montée plus long (dt = 10 ns). Ainsi, la tension dans le deuxième pic est trop faible pour endommager l'oxyde de grille.

De plus, des tests de pistolet sur les cartes USB non protégées ont également été effectués. Ils ont montré un niveau de panne de 600 V, ce qui est cohérent avec un premier pic Ifail = 2,5 A, puisque 1 kV correspond à un premier courant pic de 3,75 A.

Et si j'ajoute une protection intégrée ?

Examinons d'abord la réponse électrique d'une carte USB3 avec protection à l'aide d'un test TLP (Figure 11), car les mesures sont plus faciles à interpréter. Un temps de montée de 0,6 ns est choisi pour la compatibilité avec une impulsion HMM. Il existe une résistance série embarquée Rb =1 Ω (cf. Figure 1). L'encart montre le début de la forme d'onde de tension de chaque courbe juste avant le déclenchement (bleu) et juste après (vert).

Considérons d'abord la courbe IV : Aux faibles courants TLP, la tension est inférieure à Vt1 et la protection ne s'est pas encore déclenchée. Tout le courant passe donc dans la protection interne du SoC. La figure 11 montre que la protection interne se déclenche à environ 1 V et qu'elle a un Rs ≈ 1,5 Ω (cf. Figure 1). Avec le Rb supplémentaire = 1 Ω, la résistance totale dans le chemin vers le SoC est d'environ 2,5 Ω. À environ 0,6 A, la tension de déclenchement Vt1 ≈ 8 V est dépassée et le courant passe par la protection de la carte. La tension chute alors à la tension de retour de protection Vsb ≈ 1,7 V. Notez que Vt1 est déjà atteint lors du dépassement initial de l'impulsion TLP. Ce dépassement est dû à l'inductance totale d'environ 5 nH dans le chemin vers le SoC (3,5 nH pour les fils de liaison SoC et 1,5 nH supplémentaire pour les pistes PCB non idéales et la résistance de 1 Ω). Cela donne un dépassement de tension estimé d'environ 5,5 V, ce qui correspond bien au dépassement observé d'environ 6 V sur la figure 11.

Cela montre que toute inductance entre la protection embarquée et la protection embarquée aide à déclencher la protection embarquée. Il est important de noter que l'inductance de la protection embarquée d'environ 3 nH (principalement due à ses fils de liaison) n'impacte pas la tension de déclenchement. En effet, jusqu'à ce que la protection se déclenche, aucun courant ne circule dans la protection et, par conséquent, aucun L.dI/dt ne traverse l'inductance de protection. La protection se déclenche à un très faible courant d'environ It1 ≈ 50mA. Ainsi, immédiatement après le déclenchement, L.dI/dt de la protection est très faible, de l'ordre de 0,25 V.

Pour des courants plus élevés, cependant, l'inductance de protection ne peut plus être négligée, comme nous le verrons ci-dessous.

La mesure TLP de la carte USB3 avec protection embarquée prouve que la cause racine des pannes prématurées n'est pas liée à une panne de déclenchement de la protection. La protection se déclenche à I ≈ 0,6 A du courant TLP, ce qui correspond au deuxième courant de crête d'une décharge HMM. Le premier courant de crête correspondant est environ le double de ce courant, c'est-à-dire environ 1,2 A. C'est bien inférieur aux 2,4 A auxquels le SoC tombe en panne (voir la section précédente). Nous pouvons donc exclure l'échec du déclencheur de protection comme cause première.

Comment puis-je mesurer le courant et la tension résiduels dans le circuit intégré ?

Le courant résiduel dans le CI a été défini (Figure 12, de [14]) comme le courant ESD qui ne circule pas dans le TVS externe mais dans le CI à la place. L'amplitude dépend des impédances relatives dans chacun des trajets de courant et de la tension de la protection interne et externe. La tension résiduelle est la tension au niveau de la broche IC à protéger, qui passe par les composants de la carte connectés au TVS.

Il n'est pas facile de mesurer le courant résiduel dans le RX (Figure 1) sans modifier la carte, par exemple en ajoutant une boucle de courant intégrée autour de la trace. De plus, la connexion de grille est cachée derrière les fils de liaison, nous ne pouvons donc pas mesurer directement la tension de grille. Afin de mesurer ces paramètres, nous avons construit une carte d'évaluation du système USB3, qui imite étroitement les composants réels.

Le schéma de l'entrée RX protégée de la carte USB3, illustré à la Figure 1, peut être simplifié dans le schéma de remplacement illustré à la Figure 13.

Lc et Rc représentent l'inductance et la résistance de protection, Lb et Rb l'inductance et la résistance équivalente de la carte et, enfin, Ls et Rs l'inductance et la résistance du SoC.

Étant donné que les nœuds internes du SoC ne sont pas accessibles pour les mesures électriques, une carte d'évaluation a été construite (Figure 14), dans laquelle deux diodes polarisées en direct remplacent la protection interne. Une diode représente la diode montante de la protection basée sur rail dans le SoC et la seconde la pince. En mesurant la tension au point P, le courant dans le SoC de remplacement peut être déduit. Le courant du pistolet au point A est mesuré via une sonde de courant Tektronix F-65.

La figure 15 montre les courants mesurés dans le SoC de remplacement, comparés au courant total du pistolet pour une décharge de pistolet de 1 kV. Le deuxième pic est considérablement réduit (10x) par la protection, mais le premier pic n'est réduit que de 3x.

La raison de cette différence est l'impédance dynamique Z = ωL des inductances de protection, SoC et PCB. Du fait du temps de montée rapide dans le premier pic (correspondant à une fréquence élevée), l'impédance est la plus importante dans le premier pic et pratiquement négligeable dans le second. Par conséquent, une distribution de courant inductif entre la protection et le SoC est établie dans le premier pic. Les valeurs d'inductance donnent un courant au SoC qui représente environ 40% du courant total du pistolet pendant le premier pic. Cela implique que, bien que la protection se déclenche, 40 % du premier courant de crête circulent toujours dans le SoC.

Puis-je simuler des décharges au niveau du système ?

La distribution de courant inductif peut être simulée à l'aide d'une approche de simulation SEED [5] en utilisant le schéma de la figure 14. La comparaison de la figure 15 et de la figure 16 montre que les formes d'onde de courant simulées et mesurées concordent très bien. Les simulations reproduisent très bien la différence de réduction de pic observée dans les mesures.

Alors, pourquoi le conseil échoue-t-il prématurément ?

Dans la section précédente, nous avons montré que le SoC USB3 tombe en panne une fois que le premier courant de crête dépasse 2,4 A. A ce courant, la tension incluant le dépassement inductif sur la protection est d'environ 21 V, ce qui est nettement supérieur à la tension de déclenchement Vt1 = 8 V L'inductance de la protection n'a pas d'impact sur le déclenchement de la protection, mais elle réduit la quantité de premier courant de crête qui peut être shunté par la protection, mettant ainsi le SoC en danger à des courants plus élevés. Le niveau de défaillance attendu de la carte avec protection est de 2,4 A / 40 % = 6 A. Cela entraînerait une tension de défaillance du pistolet attendue d'environ 2,5 kV (en tenant compte du premier pic réduit en raison d'une mise à la terre insuffisante du pistolet dans le PC).

Lorsque la carte USB3 est testée dans le PC, la variabilité des résultats des tests du pistolet s'est avérée très importante : des niveaux de défaillance compris entre 1 kV et 5 kV ont été trouvés. Les facteurs suivants expliquent ce résultat :

Le facteur critique qui détermine la défaillance de la carte USB3 est le premier courant dans le SoC. Dès que 2,5 A sont dépassés, une défaillance fonctionnelle permanente s'ensuit.

En raison de la répartition du courant inductif entre la protection et le SoC, une grande quantité de courant résiduel circule dans le SoC, bien que la protection se soit déclenchée, ce qui donne un niveau de passage du système inférieur à celui prévu, d'environ 2,5 kV.

La grande variabilité du premier courant de crête du pistolet NoiseKen (50-250%) entraîne une grande variation des niveaux de réussite au test du pistolet de 1 kV à 5 kV.

Comment pouvons-nous améliorer la protection des interfaces haut débit ?

Tout d'abord, une conception soignée de la carte pour éviter les parasites liés aux traces de PCB [14], peut avoir un impact significatif sur les performances globales de l'ESD. Mais il est également possible d'améliorer les dispositifs de protection. La protection utilisée dans les chapitres précédents était filaire. Les fils de liaison ont une inductance série importante. Une solution consiste à utiliser un boîtier avec des piliers en Cu au lieu de fils de liaison [16], ce qui réduit l'inductance série de la protection.

L'inductance effective est difficile à mesurer directement mais elle peut être dérivée en comparant le point de 3 dB dans les mesures de perte d'insertion des deux protections [16]. Les inductances résultantes sont de 3 nH pour la protection filaire et d'environ 1 nH pour celle avec les piliers Cu.

Une solution encore plus efficace consiste à utiliser une self de mode commun avec protection intégrée [17], qui ajoute environ 35 nH d'inductance entre la protection et le SoC. Étant donné que les inductances des deux lignes différentielles sont couplées, l'inductance effective en mode différentiel est pratiquement nulle. Ainsi, une bobine d'arrêt en mode commun peut améliorer de manière significative la protection ESD du système sans avoir d'impact négatif sur un signal différentiel (de données).

Les trois solutions avec fils de liaison, piliers en Cu et self de mode commun ont été comparées à l'aide de mesures et de simulations SEED. Les résultats des premières mesures de crête sur une carte d'évaluation du système (voir la section précédente) sont illustrés à la figure 17 et comparés aux premières amplitudes de crête simulées. Le tableau 1 résume les amplitudes mesurées et simule les premiers pics. L'accord entre les simulations SEED et les mesures est très bon.

1.03

Tableau 1 : Premier courant de crête sur la carte d'évaluation (Figure 14)

Nous voyons que l'utilisation d'une protection avec des piliers en Cu améliore les performances ESD du système en diminuant le courant résiduel de 30%. La meilleure protection est offerte par une self de mode commun qui réduit le courant résiduel d'un facteur >10 ! La principale raison de cette amélioration des performances est que la self de mode commun ajoute une inductance supplémentaire entre la protection et le SoC. Du fait des bobines couplées, l'inductance pour les signaux USB3 différentiels est néanmoins très faible, ce qui implique que l'intégrité du signal reste très bonne.

Que signifie cette solution en termes de kV ?

Les solutions proposées ont été vérifiées sur les cartes USB3 à l'aide de tests HMM. A titre de comparaison, les tests ont été répétés avec la protection filaire d'origine. Les résultats sont résumés dans le tableau 2. Les deux premières colonnes montrent les courants de réussite et d'échec dans le premier pic. La troisième colonne montre le courant de défaillance attendu, basé sur la réduction simulée du premier pic (tableau 1). Il existe un bon accord entre les courants de défaut simulés et observés, ce qui confirme que la distribution des courants inductifs est un bon modèle pour expliquer l'efficacité relative des différentes protections.

2.4

Tableau 2 : résultats des tests HMM et pistolet des solutions proposées

Les deux dernières colonnes du tableau 2 montrent les tensions de réussite et d'échec observées des différentes solutions pendant le test du pistolet (NoiseKen, coups uniques, positif). L'utilisation des protections avec des piliers en Cu augmente le niveau de passage ESD (pistolet) à plus de 6 kV. L'utilisation de la self de mode commun augmente la robustesse ESD à 15 kV. Les résultats du HMM sont cohérents avec les résultats du test du pistolet.

Pour un vrai test de pistolet, les polarités positives et négatives doivent être testées, généralement 10x à chaque réglage. Pour les polarités négatives, le SoC est moins sensible (le premier courant de défaillance maximal pendant le HMM est Ifail ≈ 5,4 A. Par conséquent, la tension de défaillance globale est déterminée par la défaillance pour la polarité positive.

Quelles sont les recommandations de la ligne de fond ?

Il a été démontré que la cause principale de la défaillance précoce d'une carte USB3 est un courant résiduel excessif lors du premier pic de décharge du HMM. La protection déclenche et absorbe le deuxième pic de la décharge mais le premier pic n'est pas suffisamment supprimé. Cela est dû à une distribution de courant inductive entre la protection et le SoC.

L'utilisation d'une protection avec une inductance plus faible (avec des piliers en Cu sans plomb) améliore la robustesse ESD à 6 kV. L'utilisation d'une self de mode commun augmente encore la robustesse ESD à 15 kV, car la self de mode commun ajoute une inductance supplémentaire entre la protection et le SoC. Du fait des bobines couplées, l'inductance pour les signaux USB3 différentiels est néanmoins très faible, ce qui implique que l'intégrité du signal reste très bonne.

Enfin, il a été constaté que les nombreux artefacts d'armes à feu qui ont été découverts rendent les résultats des tests d'armes à feu non reproductibles. Il est donc recommandé de caractériser plutôt les cartes d'application haut débit, telles que les cartes USB3, au moyen de 50 Ω HMM.

Les références

Guido Notermans est ESD Fellow chez Nexperia Semiconductors à Hambourg. Il est diplômé en physique expérimentale à l'Université d'Utrecht en 1980 et a obtenu son doctorat en physique des plasmas en 1984. Il a ensuite rejoint Philips Semiconductors où il a développé des lasers à semi-conducteurs III-V au Philips Research Labs à Eindhoven. À partir de 1995, il a travaillé comme directeur principal ESD pour Philips Semiconductors. En 1999, il rejoint Infineon Fiber Optics à Berlin en tant que responsable R&D pour les dispositifs électro-optiques. En 2005, il est revenu dans le domaine de l'ESD avec Philips Semiconductors Zurich, qui est devenu NXP en 2006. En 2013, le Dr Notermans a déménagé à Hambourg pour développer une protection ESD autonome (hors puce) dans la BU Standard Products de NXP, qui est maintenant Nexperia. Il peut être joint à [email protected].

L'association EOS/ESD est le plus grand groupe industriel dédié à l'avancement de la théorie et de la pratique de l'évitement des décharges électrostatiques, avec plus de 2000 membres dans le monde. Les lecteurs peuvent en savoir plus sur l'Association et son travail sur www.esda.org.

esdguido notermansinterface haute vitesseusb haute vitessemai 2018test

Votre adresse email ne sera pas publiée.

Commentaire

Nom*

E-mail*

Site Internet

Enregistrez mon nom, mon adresse e-mail et mon site Web dans ce navigateur pour la prochaine fois que je commenterai.

D